chisel
-
如何将数据分配给凿子中的寄存器？
-
在 Chisel 中实现外交 AXI Stream 接口 - BundleMap.cloneType 错误
-
如何正确地将隐式参数传递给模块？
-
我无法导入路径为IDEA源码根文件的class
-
错误 "Combinational loop detected"
-
模块缺少时间刻度，因为其他模块有它 Verilator 错误
-
将 MMIO 外围设备作为子模块添加到 Rocket-chip
-
缺少的布尔运算符如何仍然可以编译？
-
使用 Chisel 开发通用 AXI4 外设
-
如何仅使用 "import" 显式一次将包导入另一个包（或同一包中的文件）
-
RegInit 仅在复位时初始化值
-
在凿子中编译 switch case 语句时出现问题
-
Chisel 队列模块测试结果与我的预期不符
-
chisel 3中，如何用文本文件初始化内存测试代码
-
在凿子中，如何生成具有不同参数的服务模块？
-
如何在 Chisel 中使用向量作为输入
-
Chisel 中的条件模块实例化
-
`vec type 'AnonymousBundle(IO io in <module>)' must be a Chisel type, not hardware` 是什么意思？
-
chisel3 的 printf 在模拟发出的 verilog 时是否生成终端输出？
-
是否可以在 Chisel 中翻转模拟值？