nettype 可以用于在 System Verilog 中定义结构吗？

Can nettype be used to define struct in System Verilog?

可以nettype在SystemVerilog语言中定义struct吗？

我定义失败了，有人可以告诉我吗？

A nettype 不能用作 struct 的成员。只有其他数据类型可以用作结构成员。 nettype是一种可以有数据类型的信号，包括struct，但nettype本身不是数据类型。