如何显示来自 Modelsim / Synopsys 模拟器的 Verilog 力列表？

Question

对于 ncsim https://community.cadence.com/cadence_technology_forums/f/functional-verification/17382/ncsim-how-to-display-list-of-verilog-force-from-inside-verilog-testbench。

如何跟踪Verilog force的列表，有没有基于simulator/language的总结？

Answer 1

对于 Synopsys/vcs-mx 使用 -force_list 限定符：

1. 编译时使用-force_list

2. 然后在 运行 测试时使用 -force_list <filename>。

有关详细信息，请参阅 vcs-mx 用户指南。