System Verilog 测试平台回归运行

System Verilog Testbench Regression Run

谁能给我解释一下“回归运行”是什么意思？我已经用谷歌搜索了至少 3 个小时，但我还是不太明白。

回归运行通常意味着您运行对一组测试进行 Verilog 模拟以验证您的设计是否正常工作。

如果你有一个小的设计，比如一个触发器，你的测试台可能只有一个测试。但是，一旦您拥有更大的设计（如 UART），您的测试平台可能会进行多项测试。每个测试都会执行一个主要的操作模式：只接收、只发送、同时发送和接收、不同的波特率等。你的测试平台必须是自检的，每个测试要么通过要么失败。

在开发设计代码、添加新功能时，您会定期对所有测试进行运行模拟，以确保您没有无意中破坏设计的其他部分。运行这些测试通常被称为运行回归。您希望测试通过，但如果有任何测试失败，那么您需要重新考虑最近的设计更改。