在 pynq FPGA 板上使用 migen 或 chisel HDL 语言

Using migen or chisel HDL languages on pynq FPGA boards

我目前正在使用TUL生产的pynq-z2 FPGA评估板来设计应用程序。它上面有一个处理器+FPGA SoC Zynq7020。 pynq python 包允许我们通过 jupyter notebooks 与 PS 和 PL 很好地交互。

我想知道我们是否可以在支持 pynq 的板上使用 migen 1 和 chisel 等新语言为 PL 编写 verilog 代码。目前我正在 Vivado 中编写 VHDL/verilog 文件并在 PL 中创建 IP 和电路设计。

关于 migen 的更多信息:https://m-labs.hk/migen/manual/introduction.html

更多关于凿子的信息:https://www.chisel-lang.org/chisel3/docs/introduction.html

简而言之:当然可以。

Migen 和 Chisel 生成用于综合的 Verilog 后端 RTL 源。对于硬模板,您可以使用 Chisel 中的 Blackbox 等机制。

您还可以 Litex 它基于 Migen 并且有很多内核来驱动 DDR 控制器、PCIe、HDMI,...