首页
标签
iverilog
基于 clk 的值更改不适用于随机数
减去两个 32 位输入时 Icarus Verilog 语法错误？
带输出的 iverilog 测试台模块
在头文件中声明 Verilog 函数
Verilog 中的环形计数器
使用 Verilog 在 32 位 ALU 中实现一位标志
使用 Verilog 的 4Way 解复用器电路
将 5 位总线连接到 32 位输出总线
如何使用脚本或工具获取 Verilog 模块的输入和输出名称？
macbook上的iverilog环境搭建
1
2
3
4
5