xilinx
-
不同频率的 LED 计数器程序 (0 - 15)
-
在 if else 条件下使用 Verilog 参数
-
组合电路的操作频率是否会比时序电路低？
-
如何改进我的代码以减少综合时间？
-
在 vhdl 中的模拟中使用 U 逻辑初始化输出
-
如何在 Verilog 中初始化推断块 RAM (BRAM) 的内容
-
Xilinx:Reading 来自 BRAM
-
Xilinx ISim 中双端口 BRAM 无法解释的红色 X（冲突？）
-
Petalinux 2014.4 构建错误 board_f 文件
-
我如何编译 Xilinx Vivado 的仿真库，例如问题模拟？
-
Blind/ground 未使用的测试平台端口
-
vivado中ip核实例化时传参
-
Zynq7 / Zedboard：Xil_in32 从 DRAM 读取时更改数据
-
Verilog：在 LHS 上索引信号的替代方法
-
Verilog：信号不支持变量索引
-
将 ISim 结果复制为 strings/text
-
在 Verilog 上实现倒数的方法
-
Xilinx Virtex6 块 ram 宽度
-
在 Verilog 中，向量 reg 数组的 Part-select 是非法的
-
综合中的 Verilog 矩阵乘法错误