xilinx
-
Vivado/TCL get_cells 动态正则表达式
-
Spartan 7 4:1 Mig 生成的 DDR3 接口的写入内存时序
-
如何将二进制转换为十六进制并将值写入特定地址？
-
在 GNU Radio 中监控缓冲区
-
如何延时后输出一个二进制数对应的方波？
-
SystemVerilog 中初始化多维参数化数组
-
使用 xilinx vivado 2018.2 在 systemverilog 中随机化 32 位值
-
System Verilog 减法删除重要位
-
Verilog 宏，用于检查是在仿真中还是在综合中
-
LinuxCONFIG_PREEMPT_RT四核ARM A53（新手疑惑）
-
传输数据速率和接收 Window 大小
-
多千兆位收发器 GTP 的 TX 缓冲区
-
zynq 板的 AHB AP 事务错误
-
数字是 100 的倍数，仅使用位运算
-
使用tcl在vivado中编程设备
-
使用自定义 YOCTO 层中的配置片段添加内核配置选项
-
Xilinx Zynq ZCU102 中来自 SD 卡的 Filo I/O 操作
-
Xilinx SDK/Eclipse 调试配置问题
-
如何将两个图像加载到 zynq zedboard
-
从 CSV 行读取后，用于将用户批量添加到组的 Perl 脚本