首页
标签
synthesis
VHDL 和综合 w/Quartus 简单错误
使用 VHDL 中的函数进行综合
Xilinx 中的 Verilog 异步内存
我可以在使用结构作为参数的 systemverilog 中合成参数化函数吗？
16 位数组如何需要 5 位地址（Xilinx Vivado HLS）？
VHDL 有限状态机 - 重置真的有必要吗？
1
2
3
4
5
6
7