chisel
-
Chisel/FIRRTL 跨层次结构的持续传播和优化
-
Chisel 3的Queue Standard Library Interface综合成什么？
-
当设计中存在未连接的 IO 时收到警告
-
具有多时钟域的凿子测试仪 SteppedHWIOTester
-
使用索引对数组进行凿子排序
-
如何在凿子中获取 UInt() 的大小？
-
Chisel3：如何同时获取verilog、cpp和vcd文件
-
chisel3：想使用Vec，但需要使用IndexedSeq
-
Chisel3 类型与 FixedPoint 数组不匹配
-
双打上的 chisel3 算术运算
-
如何使用 "hierarchical path" 的 chisel/scala？
-
riscv 基准测试中 vvadd 和 mt-vvadd 的区别
-
Chisel：如何模拟在展开循环中递增的变量
-
Chisel3 禁用 GEN 线
-
这些端口名称问题在 BlackBox 中定义
-
scala foreach of a 2-D List/Array in chisel with types issue
-
chisel 可以在 parallel/multi cpu 中将 firrtl 翻译成 verilog 吗？
-
分配左侧的凿子功能
-
为什么 chisel UInt(32.W) 不能取 bit[32] 恰好为 1 的无符号数？
-
禁用检查组合循环的 FIRRTL 传递