register-transfer-level
-
仿真中数组移位器的不同行为
-
如何在时钟周期上升沿之前将信号设置为高 X 时间?
-
不支持的属性错误
-
Verilog RTL:将数字数据写入预定义存储器 "address"
-
RTL Verilog (FPGA) 可综合代码的时钟转换
-
输出未连接到 rtl 中的其余设计
-
Libero SoC 时序约束 (*.sdc) 差异
-
ERROR: 'Checker 'xor_module_b' not found. Instantiation 'x0_1' must be of a visible checker.'?
-
如何解决 Vivado 中的 "Register/latch pins with no clock driven by root clock pin" 错误?
-
System Verilog Testbench 波形 无数据
-
使用 berkeley hardfloat
-
Chisel 中的电源操作符
-
Chisel 和 Scala 中的作用域
-
查询用于 IC 设计(非 FPGA)的 VHDL 合成,特别是在变量分配的情况下
-
在 VHDL 中编码时是否有必要将组合逻辑与时序逻辑分开,同时以综合为目标?
-
verilog 中的非阻塞语句执行
-
为什么 $urandom_range 返回相同的值?
-
我可以创建一个新的 Jfrog Artifactory 包类型插件吗?
-
使用生成将断言绑定到模块实例
-
从另一个进程在 SystemC 中重置 SC_THREAD 的正确方法