register-transfer-level
-
如果敏感列表中的变量缺失,将创建什么逻辑
-
如何在 Chisel 中正确定义输出 Reg
-
我在 sass 中遇到问题,为什么 lang['en'] 无法理解变量,但万一选择器没问题
-
为什么输出信号 post-synthesis 不能正常工作?
-
设计 cpu 但 Value 在 verilog 中没有移动
-
Verilog 设计问题
-
编写 RTL 逻辑的问题
-
导入自定义 VHDL IP 但无法使用或查看 IP
-
使用 Cat 运算符维护 FIRRTL 上的连接顺序
-
标量和向量之间的按位运算
-
verilog 中的函数可以调用另一个函数吗?
-
使用 FIRRTL Annotations 连接多位线和引脚
-
表达式 _GEN_7 用作 FEMALE 但只能用作 MALE
-
如何在 Verilog 中使用参数化位宽作为常量值?
-
verilog 中的 $signed 和 signed' 有什么区别?
-
如何在系统 verilog 中驱动来自 2 个源的信号
-
为什么在 verilog 代码中出现重新分配的语法错误?
-
子模块未在 rtl 原理图中实现
-
如何删除不需要的输出?
-
将数组作为参数传递给 SystemVerilog Xilinx 中的模块