verilog
-
数组转换的伪代码
-
verilog“~”运算符加法运算给出了不需要的结果
-
班次添加单元代码
-
verilog 中的选择性数据传输
-
如何在 Verilog 中展平数组
-
在 verilog 中为多个块生成语句
-
Verilog FSM 控制器和数据路径
-
测试台出错，因为 'DIGITADD' 的 Inout 端口 'A' 必须是网络
-
在 Verilog 中混合阻塞和非阻塞分配（或不！）
-
随机数的 LSFR 计数器
-
时间值的数学运算
-
Verilog FSM 和模块实例化
-
为什么 DCM 在 Modelsim 10.3 中不起作用？
-
将 64 字 (clk/8) 转换为 8x8 字 (clk)（数字设计 - Verilog）
-
在 Verilog 生成循环中计算值的函数
-
我可以在使用结构作为参数的 systemverilog 中合成参数化函数吗？
-
verilog 中 unsigned 7downto0 的最大值是多少？
-
参数化函数错误
-
Recieving the following error: "line 36 expecting 'endmodule', found 'if'
-
我可以只使用 2x2 乘法器来制作 4x4 乘法器吗？