uvm
-
如何为Questa Modelsim 2020编译UVM库？
-
UVM 中多个测序仪的相同序列
-
如果 "abc_seq_item m_tx;" 不是 "task run_phase(uvm_phase phase)" 中的第一个可执行行，则 UVM 编译失败
-
使用 for 循环构造使用多个音序器时出现 UVM 错误
-
示例代码中的 kill() 正在做什么
-
如何使用 p_sequencer 按顺序从 sequencer 访问方法？
-
我应该什么时候使用 uvm_config_db？
-
当断言检查失败时会发生什么？
-
序列和序列项之间有什么区别？
-
什么是虚拟访问器？
-
如何在uvm中有一个固定的模拟时间
-
将内部 DUT 信号绑定到接口并在监视器中使用它
-
一个 IMP_PORT 连接到多个 EXPORTS
-
哪种方式描述 uart 接口 modports？
-
我们如何正确地从覆盖组中排除 {'1} 值？
-
使用 uvm_factory 获取派生 class 成员的句柄
-
跨模块引用解析错误 - verilog 检查未定义的跨模块引用
-
OVM：如何在 env 中声明的 class 中获取测试名称？
-
具有结构类型的总线的覆盖范围
-
Questasim - 是否可以在新设计上记录和重新加载信号？