uvm
-
Pausing/restarting 一个序列
-
从多个端口（在不同的代理中）连接到一个出口（在记分牌中）
-
如何通过 uvm 工厂填充动态数组
-
我正在同时执行多个 fork-joins，如果它在任何其他 fork join 中执行，我希望在 fork join 块中跳过一个语句
-
模拟永无止境
-
读取信号值的系统函数
-
如何在 uvm 中打印覆盖率报告？
-
如何修复 'port multiply driven' 警告 System Verilog
-
如何为事务 class 编写约束条件，其中我只需要将 50% 的数据包随机化？
-
super.body() 变量的使用是非法的，因为它被认为是 "not declared"
-
使用虚接口变量赋值语句
-
参数化 uvm 序列项调整大小
-
是否可以通过+uvm_set_type_override=test1,test2 覆盖通过+UVM_TESTNAME=test1 指定的uvm 测试？
-
在不使用 $countones 的情况下随机化 UVM 中数组中 1 的数量？
-
uvm raise_objection 和 drop_objection
-
如果我有一个固定大小的数组，我该如何写一个约束，使随机化后数组的每个多位元素都是奇数
-
编译同名的verilog包
-
警告：(vsim-8634) 代码未使用覆盖选项编译
-
systemverilog参数传递值如何工作？
-
我们什么时候在uvm中使用"typedef class xxxxx"？