hdl
-
标识符的类型与其作为 "boolean" 类型的用法不一致 - Quartus 中的 VHDL
-
仿真过程中 FIR 低通滤波器模块错误
-
我用 Verilog 编写了这段代码，没有错误消息，但它不起作用
-
流媒体运营商解包是如何工作的？
-
多次赋值给函数 return 值
-
modelsim 模拟时间周期似乎不同于 test_bench
-
选择性注册输入的最佳方式
-
第 2 章 ALU.hdl 在最后一行不工作
-
用于 4 级 FFT 设计的可靠和低延迟蝶形模块的分区组合和时序逻辑
-
测试台中的 uut 没有响应
-
Vivado 停止对反馈电路的仿真
-
为什么代码行的顺序在硬件描述语言中无关紧要？
-
在 Verilog 中对负数求模
-
在凿子中编译 switch case 语句时出现问题
-
为什么在仿真开始的时候执行这个过程
-
在整个非阻塞赋值之外使用圆括号有何作用？
-
Verilog 始终块属性 - 顺序与组合
-
ModelSim 仿真比预期提前停止
-
`vec type 'AnonymousBundle(IO io in <module>)' must be a Chisel type, not hardware` 是什么意思？
-
警告 (Xst:3015) 背后的原因是什么以及如何纠正这些警告？