hdl
-
基于接口参数化模块 (SystemVerilog)
-
有没有办法保护covergroup bins的创建
-
Verilog 并行或顺序执行 if 块以及另一条语句
-
为什么这个凿子代码编译时没有错误大小 UInt 分配错误？
-
为什么实例化的模块经常被赋予网名"u"？
-
如何在 SpinalHDL 中将流连接到流
-
冲突教程示例中 'pure' 关键字的用途是什么？
-
不能戳 MixedVec
-
Bundle 的 Vec 作为 Module 参数
-
verilog 中的函数可以调用另一个函数吗？
-
颜色到灰度转换
-
== assign 语句中的运算符 (Verilog)
-
如何将一些 Bundle 作为 Module 参数传递？
-
表达式 _GEN_7 用作 FEMALE 但只能用作 MALE
-
如何在 chisel3 中使用 peekpoketester 进行并行测试？
-
如何在 Verilog 中使用参数化位宽作为常量值？
-
verilog 中的 $signed 和 signed' 有什么区别？
-
如何用 iotesters 计算时间？
-
RawModule 仅用于 Top 连接吗？
-
RisingEdge 示例不适用于 Chisel3 中的模块输入信号