hdl
-
对 Verilog 库的依赖
-
执行综合时如何将参数传递给verilog模块？
-
用于 System Verilog 中的逻辑实现
-
Verilog for 循环 - 综合
-
从 HDL 代码中以 FPGA 上的 DSP 片为目标进行乘法
-
Verilog Latch in always@(posedge clk)
-
运行 使用计数器的 3 到 7 解码器
-
Verilog FSM 控制器和数据路径
-
Verilog FSM 和模块实例化
-
参数化函数错误
-
VHDL：为什么输出延迟这么多？
-
Verilog 自动售货机 FSM
-
VHDL 仿真失败，结果意外
-
VHDL信号分配混乱
-
输出端口上的 XXX
-
用 VHDL 中的定点表示乘法