modelsim
-
将 modelsim 编辑器重置为默认编辑器
-
我正在尝试使用 verilog 制作一个 right/left 移位器，但我的输出是 xxxxx
-
SystemVerilog 中关于 'tri' 数据类型的几个问题
-
具有非静态信号名称的循环过程调用
-
Verilog Testbench常量exp和pram编译仿真错误
-
输出中的 Verilog 仿真 x
-
error: cannot convert 'bool' to 'svLogic*' in assignment
-
verilog中的可变大小参数数组
-
tf_nodeinfo 已被 IEEE 弃用
-
更改 modelsim.ini 文件 (ModelSim)
-
通用加法器 "inference architecture": 模拟错误
-
如何从 TCL 控制台在 ModelSim/QuestaSim 中执行 'Zoom Fit'？
-
可以多次使用信号代替硬编码值吗？
-
使用 VHDL 对信号进行卷积
-
为什么我不能在常量声明中调用在 ModelSim 同一个包中定义的函数？
-
如何在报告语句中将字符串与整数连接起来？
-
如何使用 Modelsim 在编译时定义泛型值？
-
当一个实体上有多个架构时会发生什么？
-
ALU 总是返回 Z 作为结果
-
警告：(vsim-7) 无法在读取模式下打开自述文件 "mem_content_01.dat"