asic
-
为什么在仿真开始的时候执行这个过程
-
SystemVerilog 中队列的最大大小是多少？
-
如何使用 genvar 变量访问输入信号？
-
状态的枚举文字减速是否保证无故障状态机？
-
进程和"vanilla" VHDL之间的区别
-
为什么以下时钟乘法 Verilog 代码对我不起作用？
-
增加设计的 PPA 限制
-
SystemVerilog 中的前置区域
-
如何使用 post place'n' route and/or post 综合模拟跟踪 FPGA/ASIC 开发中的错误？
-
查询用于 IC 设计（非 FPGA）的 VHDL 合成，特别是在变量分配的情况下
-
在 VHDL 中编码时是否有必要将组合逻辑与时序逻辑分开，同时以综合为目标？
-
Error: /..integrator.vhd(47): near "process": (vcom-1576) expecting IF VHDL
-
库的 Systemc 错误
-
systemverilog 中 bit 比 reg 有什么优势？
-
"quality of result (QoR)" 包括什么？
-
ASIC 设计的时序，D/A 的正确时钟
-
如何编写时间较长的恢复重置正式测试
-
当有时输入和输出端口可以在 Verilog 中互换使用时，inout 端口的确切标准是什么？
-
带cocotb的verilog：赋值语句
-
实施 FOR-LOOP 和 FOR-GENERATE 之间的实际区别是什么？什么时候使用一个比另一个更好？