fpga
-
包含加法器的 verilog 代码
-
SPI 接口在模拟中工作，但在实际硬件上不工作
-
为什么 DCM 在 Modelsim 10.3 中不起作用？
-
vhdl 中的 i2c 通信，从 master ack 到第一位读取 vhdl 时的 X 位
-
FPGA：使用查找将范围除以固定数字table
-
FPGA verilog代码上传速度和大小限制
-
我可以访问 SystemVerilog 断言中的延迟值吗
-
使用移位器和加法器的 8 点 DCT 代码
-
2 的补码输入和使用 vhdl 库进行有符号输入
-
如何读取 JTAG 链中 Virtex 5 的状态寄存器？
-
乘以带负项的幂级数求和
-
Error (10028): Can't resolve multiple constant drivers for net "sda" at I2C_com.vhd(185)
-
Verilog 如何展开嵌套的 for 循环？
-
Verilog 自动售货机 FSM
-
在端口映射中使用 when...else 语句
-
VHDL 仿真失败，结果意外
-
Verilog流水线
-
重命名的时钟是否同步？
-
如何解决这些警告？ | VHDL编程
-
如何使用 avalon 总线将两个 64 位从 nios 传输到 VHDL？