xilinx-ise
-
Matlab 系统生成器：黑匣子错误
-
子类型指示的非法语法 VHDL200X
-
提高 Xilinx ISim 仿真的速度
-
Xilinx 浮点内核 - 错误的 'X' 值？
-
从 16bit unsigned_vector 构造一个 20kbit bit_vector 数据
-
ModelSim SE 5.7：意外 'Z' 和 'X'
-
PAD 符号 "r<3>" 具有未定义的 IOSTANDARD - Verilog
-
Verilog：在 LHS 上索引信号的替代方法
-
VHDL工程中使用buffer的错误
-
将 ISim 结果复制为 strings/text
-
在 verilog 中嵌套 for 循环，第二个 for 循环取决于第一个 for 循环的输出
-
在 VHDL 中，1.001 us 应该等于 1001 ns 吗？
-
为什么 Xilinx ISE 不在状态机中接受此声明？
-
Xilinx TCL shell 在哪里发出结果？
-
在 VHDL 中创建低时钟频率的替代方法
-
使用 BUFG 驱动时钟负载
-
VHDL：选择器（STRING 类型的常量“”）是一个不受约束的数组
-
方波时钟分频器中的门控时钟
-
如何在 always 块中与其他语句同时执行任务？
-
综合 Synthesis/Implementation