xilinx-ise
-
Xilinx ISIM：计算转换次数
-
Baysis2 键盘端口总是高
-
使用函数从数组初始化 ROM，综合错误 (VHDL)
-
为什么递增 std_logic_vector 会给出未知值？
-
在 VHDL 中实现 50ns 延迟
-
在 VHDL 中同步计算去抖按钮按下次数
-
Activating/Using ISim 工具链与 Eclipse (VHDL)
-
不可综合的 VHDL 代码
-
ISE iMPACT 程序使用 Spartan-3AN 失败
-
使用自定义包导致循环依赖
-
使用Emacs作为Xilinx ISE的外部编辑器，如何在点击设计文件时将相关缓冲区更改为当前缓冲区？
-
VHDL <b_Off_OBUF> 不完整。信号不由设计中的任何源引脚驱动
-
将 Process 中的 std_logic_vector 转换为整数以测试值？
-
有没有办法在 ISim 中显示变量？
-
新的 DCM CLK 实例化错误？
-
在测试台进程中发出格式化 "if" 语句？
-
在测试台中将 std_logic 转换为整数？
-
在 Xilinx 中测试 Assert 语句时出错
-
如何显示自验证测试平台中发生的错误数量？
-
如何在文本文件中创建 Tcl 命令列表，然后在 ISim 中创建 运行？