xilinx-ise
-
verilog 代码在 isim（xilinx 14.2）中工作，但在 spartan6 上不工作
-
使用“``”时 Synopsys Synplify Pro 综合失败
-
在 Xilinx Vivado 中映射大小大于 4MB 的 PCIe BAR 区域
-
如何访问 Verilog genvar 生成的实例及其信号
-
传输数据速率和接收 Window 大小
-
多千兆位收发器 GTP 的 TX 缓冲区
-
将 STD_LOGIC 连接到一位 STD_LOGIC_VECTOR
-
为什么程序看不到变量？
-
在 Virtex 6 FPGA 中重置 Dsp 切片的 Preg
-
块 RAM 中的移位寄存器或 FIFO (Xilinx)
-
VHDL：有错误编码的除法，但在 Quartus II 上编译时有错误，但在 Xilinx ISE 上没有
-
VHDL 警告 Xst:1293 FF/Latch 的常数值为 0
-
Xilinx ISim时钟周期分辨率下wcfg波形数据如何保存
-
在 VHDL (Spartan 3) 的 2 个七段显示器上显示不同的数字
-
如何在 xilinx verilog 中使用 M2_1 MUX 或 FD 触发器等默认模块？
-
如何使用 16 位 LFSR 创建伪随机序列
-
vhdl 中寄存器的算术平均值
-
vhdl 中 "Architecture" 附近的语法错误
-
vhdl 中 "tmp" 附近的语法错误
-
VHDL 乘法器，其输出与其输入具有相同的一侧