fpga
-
带复位功能的 2 位计数器 - 不变的输出问题
-
(VHDL) 编写一个双触发器来解决与异步输入数据相关的元稳定性
-
在VHDL中，generic map assignment的RHS指的是什么？
-
进程和"vanilla" VHDL之间的区别
-
变量是否也需要 VHDL 默认信号分配？
-
VHDL 中具有比较匹配和负载的同步计数器
-
MIG MCB 意外写入行为
-
Led 面板不适用于固定地址和颜色值
-
与 FPGA 的 SPI 接口 运行 LINUX
-
两个主组件控制同一个从设备（地址分配），Intel Quartus Prime Platform Designer (Qsys)
-
verilog 中的数组位参数范围 - 下溢或 -1
-
VHDL 初始化信号类型的最大值
-
在 Spartan 3 FPGA 中使用 DCM 锁定输出
-
使用 VHDL 的 RTL 硬件设计，示例 7.1
-
reg [7:0] a [3:0] 和 reg [7:0] a [0:3] 有什么区别
-
Modelsim 警告：(vlog-2083) <protected>(<protected>): Carriage return (0x0D) 后面没有换行符 (0x0A)
-
环形振荡器改变频率？
-
多驱动网络：合成正常，模拟失败
-
将图像位发送到嵌入在 FPGA 中的 HDL 生成的 RAM 块
-
Shift-add 乘法函数产生语法错误