fpga
-
使用加载输入验证 up_down 计数器
-
JK Flip Flop 的验证显示不正确的结果
-
Vitis：将 16 字节变量存储到 4 个 32 位寄存器中
-
使用逻辑元素的 4 位计数器：输出始终为 0
-
移动一个像素的坐标
-
2位BCD加法器的校验
-
将 4 位计数器的输出连接到 Hex 到 7-Seg 解码器并创建测试台
-
32-bit adder subtractor model compile error: Illegal Lvalue
-
在 OpenCL（英特尔 FPGA）中声明 LUT 的最佳方式
-
将 uint8_t 向量类型转换为 ap_uint<128> openCL
-
二进制到格雷码和格雷码到二进制使用模式开关
-
使用预编译器重命名 verilog 模块
-
4 位寄存器，使用带使能和异步复位的 D 触发器
-
具有使能和异步复位功能的 4 位寄存器
-
为什么 Verilog 输出显示 x 和 z 而不是零和 1？
-
An issue regarding multiple drivers on a wire, error: [DRC MDRV-1] Multiple Driver Nets: Net led_OBUF[0] has multiple drivers: led_OBUF[0]_inst_i_1/O
-
多路复用器不模拟变化
-
如何改变quartus ii中的引脚电压？
-
用户闪存页面地址
-
用于分配内存的 DMA 写入在第一次写入时丢失了前两个地址