hdl
-
在 Verilog 中替换 case 语句
-
独立的 Nexys 4 时钟随时间去同步化
-
带加法器的 ALU 实现
-
在 verilog 中左移一个数字，只保留高位
-
使用不从零开始的索引在 Verilog 中声明变量
-
归约运算符无法正常工作
-
System Verilog：循环变量未初始化为常量 ELAB-800
-
如何 use/declare VHDL 中的无符号整数值？
-
verilog模块中的reg和wire有什么区别
-
VHDL结构
-
生成 "loop" 变量缺少 genvar：verilog
-
Verilog 无效模块项错误
-
Verilog - 为什么我不能在 for 语句中声明多个变量？
-
Error (10170): expecting "<=", or "=", or "+=", or "-=", or "*=", or "/=", or "%=", or "&=", or "|=", or "^=", etc
-
Verilog 中是否有 'var' 类型来存储结果？
-
如何在VHDL中制作启动过程
-
使用 ise 的 verilog 检查语法
-
用动态数据包长度在verilog中实现CRC16
-
将整数写入文件vhdl
-
在 for 循环中使用 $writememh