hdl
-
`define 宏中的循环
-
VHDL "For" 循环空值范围
-
Xilinx:Reading 来自 BRAM
-
在（系统）verilog 仿真中从命令行定义参数
-
混淆锁存器和触发器
-
"quality of result (QoR)" 包括什么？
-
在 verilog 中的单独文件中创建任务时出错
-
如何在多个模块中共享和使用一个 RAM 模块？
-
Verilog：在 LHS 上索引信号的替代方法
-
Verilog：信号不支持变量索引
-
在 Verilog 上实现倒数的方法
-
Verilog 中的模块：输出 reg 与将 reg 分配给线输出
-
综合中的 Verilog 矩阵乘法错误
-
是用VHDL还是Verilog写的
-
Verilog 阻塞赋值不阻塞
-
Verilog - 从外部存储器获得即时响应
-
从 Vivado 获取 "No such design unit"
-
ASM 图表中的符号 Y ← A.B
-
计算 Basys2 上输入的频率
-
如何在 VHDL 中的进程内生成 "tick"？