gtkwave
-
用于添加特定信号的 gtkwave tcl 脚本
-
无法输出输入寄存器的数据
-
为凿子中的模拟生成寄存器延迟
-
打开 .vcd 文件时出错。无此文件或目录
-
vhdl 和门返回未知值
-
Verilog 垃圾输入不会导致垃圾输出
-
为什么 clk_o2 x 在这里？
-
排查vcd2fst段错误时调试信息不正确
-
与 tcl 匹配的字符串模式
-
如何更改由 chisel3 iotester 生成的 vcd 中的时间刻度
-
我如何测量 gtkwave 中两个标记之间的时间？
-
如何检查 sc_buffer 和 sc_signal 之间的区别？
-
信号下降到未定义，而所有相关信号都已定义
-
如何在 VCD 文件中指定注释？