xilinx
-
在 VHDL 中实现 50ns 延迟
-
使用时序约束设置 FPGA 时钟频率
-
为什么我们在 FGPA / VHDL / VIVADO 中使用 REG？
-
VHDL-"Input is never used warning"
-
Xilinx 约束文件中的 IO 数组 [VHDL Spartan-6]
-
相邻语句之间的 VHDL 过程延迟
-
AXI 总线上的自定义 IP
-
Verilog - 动态读取寄存器位或使用一些变量
-
不可综合的 VHDL 代码
-
ERROR: Signal signal_led cannot be synthesized, bad synchronous description
-
是否可以使用连接到单台 PC 的 2 个 JTAG 闪存两个设备？
-
ISE iMPACT 程序使用 Spartan-3AN 失败
-
如何在VHDL中制作启动过程
-
在 Quartus II 中生成 post-综合 verilog 模型
-
使用自定义包导致循环依赖
-
如何使用 Vivado 的 I/O 规划工具将端口设置为接地
-
Verilog :errors.Invalid 使用输入信号 <ck> 作为目标
-
VHDL <b_Off_OBUF> 不完整。信号不由设计中的任何源引脚驱动
-
将 Process 中的 std_logic_vector 转换为整数以测试值？
-
有没有办法在 ISim 中显示变量？