hdl
-
为什么我的 verilog 测试台不能显示中间变量？
-
verilog testbench的输出都是x或者z
-
Verilog case 语句返回不正确的值
-
自定义类型的数组聚合？
-
Verilog 在条件 if 中使用 @
-
VHDL：无法将系统时钟 (Sys_Clk) 分配给信号
-
在基本全加器的输出端获取 Z 和 X
-
Verilog：如何将一个输入分配给另一个输入？
-
在 Verilog 中，计算并输出 8 位输入中 1 的个数？
-
如何在凿子中获取 UInt() 的大小？
-
如何在FPGA中乘以包含浮点数的矩阵？
-
从硬件角度来看，以下两种逻辑实现有什么区别？
-
Verilog门定义差异
-
Vivado Sim Error: "root scope declaration is not allowed in verilog 95/2K mode"
-
AXI4 延迟交易
-
vhdl 中的 index(9) 和 index(9 downto 9) 有什么区别？
-
什么是在编译时抛出错误的 LINT/synthesis 安全语句？
-
SystemVerilog 中小型（即一个人）设计的测试工作流程
-
进行综合 Vivado "A process triggered every clock cycle will not have functionality every clock cycle"
-
存储 M 个 n 位二进制数之和的最大位宽